CHƯƠNG 6. DAO ĐỘNG VÀ ĐỊNH THỜI

6.1 Giới thiệu

Trong phần này trình bày các mạch dao động tạo sóng vuông và các mạch định thời sử dụng cổng logic và IC NE555. Mạch dao động cổng logic là các mạch sử dụng cổng logic kết hợp với các điện trở và tụ điện để tạo ra mức logic 0, 1 thay đổi theo chu kỳ với thời gian xác định tùy thuộc vào giá trị điện trở và tụ điện trong mạch. Mạch dao động tạo sóng vuông còn được gọi là mạch dao động đa hài không trạng thái bền. Sơ đồ khối của mạch dao động được trình bày như hình 6.1.



Hình 6.1 Sơ đồ khối của mạch dao động

Mạch định thời sử dụng cổng logic là mạch kết hợp giữa các cổng logic với các tụ điện và điện trở với yêu cầu ngõ ra tạo một xung khi có một xung kích ở ngõ vào. Độ rộng xung tạo ra được xác định dựa vào giá trị của điện trở và tụ điện trong mạch. Mạch định thời còn được gọi là mạch đơn ổn hay mạch dao động một trạng thái bền. Sơ đồ khối của mạch định thời trình bày như hình 6.2.



Hình 6.2 Sơ đồ khối của mạch định thời

6.2 Mạch dao động tạo sóng vuông sử dụng cổng logic

6.2.1 Mạch dao động sử dụng cổng NAND



Hình 6.3 Sơ đồ nguyên lý mạch dao động cổng NAND

Hoạt động của mạch như sau:

Giả sử trạng thái bắt đầu ngõ ra Q = 1, $\overline{Q} = 0$, tức là ngõ ra cổng 1A có mức logic cao thì tụ C_1 bắt đầu nạp như mô tả trong hình 6.4(a). Khi C1 bắt đầu nạp thì tại A có mức logic 1 nên ngõ ra cổng 1B có mức logic 0 và tụ C_2 chưa nạp.



(a)



(b)

Hình 6.4 Mô phỏng hoạt động của mạch dao động cổng NAND

Khi điện áp trên tụ C_1 tăng dần thì tương ứng điện áp tại A giảm dần cho đến khi VA = V_{IL} thì ngõ vào cổng 1B có mức logic thấp nên ngõ ra cổng 1B lên mức logic 1 ($\overline{Q} = 1$).

Khi ngõ ra cổng 1B lên mức logic 1 thì tụ C_2 sẽ bắt đầu nạp, và khi C_2 bắt đầu nạp thì tại điểm B có mức logic 1 nên ngõ ra cổng 1A có mức logic 0 (Q = 0) và tụ C_1 xả, quá trình này được mô tả trong hình 6.4(b). Khi điện áp trên tụ C_2 tăng dần thì tương ứng điện áp tại B giảm dần cho đến khi VB = V_{IL} thì ngõ vào cổng 1A có mức logic thấp nên ngõ ra cổng 1A lên mức logic 1 (Q = 1) tụ C_1 sẽ nạp trở lại.

Khi tụ C_1 nạp trở lại thì tại A có mức logic 1 nên ngõ ra cổng 1B xuống mức logic 0 và tụ C_2 sẽ xả điện như mô tả trong hình 6.5. Quá trình tụ C_1 và C_2 thay phiên nhau nạp và xả điện làm cho ngõ ra Q và $\overline{Q}$ thay đổi mức logic theo quá trình nạp xả này. Khi ngõ ra Q thay đổi mức logic 0 và 1 tạo thành chu kỳ dao động và chu kỳ này dài hay ngắn tùy thuộc vào giá trị của các tụ điện C_1 và C_2 và các điện trở R_1, R_2 và R_3. Các dạng sóng trong mạch dao động được trình bày như trong hình 6.6.



Hình 6.5 Mô phỏng hoạt động của mạch dao động cổng NAND

Công thức tính tần số dao động:

Chu kỳ dao động $T = t_1 + t_2$

Với t_1 và t_2 là thời gian nạp của tụ C_1 và C_2

Áp dụng công thức tính điện áp nạp của tụ:

$$V_C = V_{CC}(1 - e^{-\frac{t}{\tau}})$$

Trong đó V_C là điện áp nạp được trong tụ

V_{CC} là điện áp cung cấp cho tụ

t là thời gian nạp

τ là thời hằng nạp



Hình 6.6. Các dạng sóng trong mạch dao động cổng NAND

Áp dụng công thức tính thời gian t_1 như sau:

$$V_{OH} - V_{IL} = V_{OH}(1 - e^{-\frac{t_1}{(R_1+R_3)C_1}})$$

Do đó

$$t_1 = (R_1 + R_3)C_1 \ln \frac{V_{OH}}{V_{OH} - V_{IL}}$$

Nếu lấy $V_{OH} = 2V_{IL}$ thì $t_1 = (R_1 + R_3)C_1 \ln 2$

Tương tự, chúng ta cũng tìm được $t_2 = (R_2 + R_3)C_2 \ln 2$

Nếu giá trị các tụ điện $C_1 = C_2 = C$ và điện trở $R_1 = R_2 = R$ thì

$$T = 2(R + R_3)C \ln 2 \text{ hay } T = 1{,}4(R + R_3)C$$

$$\text{Và } f = \frac{1}{T} \text{ suy ra } f = \frac{1}{1{,}4(R + R_3)C}$$

6.2.2 Mạch dao động sử dụng cổng đảo

Mạch sử dụng cổng đảo có Schmitt trigger kết hợp với tụ điện và điện trở như hình 6.7



Hình 6.7 Sơ đồ mạch dao động sử dụng cổng đảo có Schmitt trigger

Hoạt động của mạch như sau:

Giả sử ban đầu tại điểm A có mức logic 0, tụ C chưa nạp. Khi đó ngõ ra cổng đảo có mức logic 1 ($V_O = V_{OH}$) thì tụ C bắt đầu nạp như hình 6.8a.



(a)



(b)

Hình 6.8 Hoạt động của mạch dao động sử dụng cổng đảo

Khi tụ C nạp thì điện áp trên tụ C sẽ tăng dần đến khi $V_C > V_{IH}$ thì tại A có mức logic 1 nên ngõ ra cổng đảo có mức logic 0 ($V_O = V_{OL}$). Lúc này tụ C sẽ xả điện qua R vào cổng đảo như hình 6.8b.

Tụ C bắt đầu xả từ điện áp V_{IH}, và xả đến khi điện áp trong tụ C còn lại V_{IL} thì tại A trở về mức logic 0 nên ngõ ra cổng đảo có mức logic 1, tụ C nạp bắt đầu chu kỳ tiếp theo. Dạng sóng ngõ ra V_O và quá trình nạp xả của tụ C được trình bày như trong hình 6.9.



Hình 6.9 Dạng sóng trên tụ và dạng sóng ngõ ra V_O

Tính toán tần số:

Trong mạch dao động này vì thời gian nạp và xả của tụ C là bằng nhau. Nên nếu gọi t thời gian nạp của tụ C thì chu kỳ T = 2t.

Công thức tính điện áp nạp của tụ:

$$V_C = V_{CC}(1 - e^{-\frac{t}{\tau}})$$

Vậy thời gian t được tính như sau:

$$V_{IH} - V_{IL} = (V_{OH} - V_{IL})(1 - e^{-\frac{t}{RC}})$$

$$\Leftrightarrow e^{-\frac{t}{RC}} = 1 - \frac{V_{IH} - V_{IL}}{V_{OH} - V_{IL}}$$

$$\Leftrightarrow e^{-\frac{t}{RC}} = \frac{V_{OH} - V_{IH}}{V_{OH} - V_{IL}}$$

Lấy ln hai vế ta có được công thức tính thời gian t:

$$t = RCln\frac{V_{OH} - V_{IL}}{V_{OH} - V_{IH}}$$

Vậy chu kỳ:

$$T = 2RCln\frac{V_{OH} - V_{IL}}{V_{OH} - V_{IH}}$$

Một mạch dao động sử dụng cổng đảo theo dạng khác được trình bày như trong hình 6.10. Trong mạch này người ta sử dụng các cổng đảo nối tiếp nhau với số lượng cổng phải là số lẻ và không sử dụng thêm điện trở hay tụ

điện. Nguyên lý dao động của mạch dựa vào thời gian trễ của tín hiệu truyền qua cổng.



Hình 6.10 Sơ đồ mạch dao động sử dụng cổng đảo nối tiếp

Nguyên lý hoạt động của mạch như sau: Giả sử trạng thái bắt đầu V_O = 0 tức là A = 0, sau thời gian trễ của cổng đảo 1A (gọi là t_d) thì B = 1, sau thời gian trễ của cổng đảo 1B (gọi là t_d) thì C = 0 và sau thời gian trễ của cổng đảo 1C (gọi là t_d) thì V_O = 1. Như vậy, tổng thời gian tồn tại mức logic 0 của V_O là $3t_d$. Khi V_O = 1 tức là A = 0, sau thời gian trễ của cổng đảo 1A (gọi là t_d) thì B = 0, sau thời gian trễ của cổng đảo 1B (gọi là t_d) thì C = 1 và sau thời gian trễ của cổng đảo 1C (gọi là t_d) thì V_O = 0. Như vậy, tổng thời gian tồn tại mức logic 1 của V_O cũng là $3t_d$. Dạng sóng của mạch được trình bày như trong hình 6.11.



Hình 6.11 Dạng sóng của mạch dao động sử dụng cổng đảo nối tiếp

Và chu kỳ T = $6t_d$ nên tần số dao động là $f = \frac{1}{6t_d}$. Nếu muốn thay đổi tần số dao động thì chúng ta thay đổi số lượng cổng logic nối tiếp trong mạch.

6.2.3 Mạch định thời sử dụng cổng logic

Mạch định thời sử dụng cổng NAND được trình bày như trong hình 6.12. Như chúng ta đã biết, mạch định thời là không tự tạo ra xung khi không có tác động ở ngõ vào. Ngõ ra có một trạng thái ổn định nên người ta còn gọi mạch này là mạch đơn ổn. Đối với mạch định thời sử dụng cổng NAND thì mức logic tác động cho ngõ vào là mức thấp.



Hình 6.12 Sơ đồ mạch định thời sử dụng cổng NAND

Ở trạng thái ổn định của mạch khi không có tác động vào ngõ V_i, tại ngõ vào V_i có mức điện áp cao. Điện áp tại B là 0 V do có điện trở R nối xuống mass nên ngõ ra V_o có mức logic 1, mức logic này hồi tiếp về ngõ vào cổng 1A nên các ngõ vào cổng 1A đều có mức logic 1. Do đó, ngõ ra tại A có mức logic 0, kết quả là tụ C không có điện áp cung cấp nên tụ C không được nạp.

Khi tác động mức logic thấp vào ngõ vào V_i thì ngõ ra cổng 1A tại A có mức logic 1 nên tụ C sẽ bắt đầu nạp như trong hình 6.13(a). Khi tụ C bắt đầu nạp thì tại B có mức logic cao nên ngõ ra V_o có mức logic thấp và mức thấp này tồn tại trong thời gian tụ C nạp. Mức logic thấp của ngõ ra hồi tiếp về ngõ vào cổng 1A giữ cho mức logic tại A vẫn ở mức cao khi ngõ vào V_i không còn tác động trở về mức cao. Khi tụ C nạp dần đầy thì điện áp tại B dần giảm xuống, và khi $V_B = V_{IL}$ thì ngõ ra sẽ trở về mức logic cao nên ngõ ra cổng logic 1A xuống mức thấp, tụ C xả theo chiều như trong hình 6.13(b)



(a)



(b)

Hình 6.13 Hoạt động của mạch định thời sử dụng cổng NAND



Hình 6.14 Các dạng sóng trong mạch định thời sử dụng cổng NAND

Theo phân tích như trên, các dạng trong mạch được trình bày như trong hình 6.14.

Công thức tính thời gian tồn tại xung đơn ổn là T ≈ RCln2.

Mạch định thời sử dụng cổng NOR

Một mạch định thời sử dụng cổng NOR được trình bày như trong hình 6.15. Hoạt động của mạch cũng gần giống với mạch cổng NAND nhưng trạng thái kích cho ngõ vào và ngõ ra ngược lại so với mạch cổng NAND. Ở trạng thái ổn định ngõ vào V_i có mức logic thấp, tại B có mức logic cao do có điện

trở nới lên nguồn V_{CC}, ngõ ra có mức logic thấp hồi tiếp về ngõ vào cổng 1A. Vì cả hai ngõ vào cổng 1A có mức logic thấp nên tại A có mức logic cao và tại B cũng là logic cao, kết quả là tụ C không được nạp.



Hình 6.15 Sơ đồ mạch định thời sử dụng cổng NAND

Khi ngõ vào V_i được tác động mức cao, ngõ ra cổng 1A tại A có mức logic thấp nên tụ C sẽ bắt đầu nạp như trong hình 6.16(a). Khi tụ C bắt đầu nạp thì tại B có mức logic thấp nên ngõ ra V_o có mức logic cao và mức cao này tồn tại trong thời gian tụ C nạp. Mức logic cao của ngõ ra hồi tiếp về ngõ vào cổng 1A giữ cho mức logic tại A vẫn ở mức thấp khi ngõ vào V_i không còn tác động trở về mức thấp. Khi tụ C nạp dần đầy thì điện áp tại B dần tăng lên, và khi $V_B = V_{IH}$ thì ngõ ra sẽ trở về mức logic thấp nên ngõ ra cổng logic 1A lên mức cao, tụ C xả theo chiều như trong hình 6.16(b).



(a)



(b)

Hình 6.16 Các trạng thái hoạt động của mạch định thời sử dụng cổng NOR

Theo phân tích như trên, các dạng trong mạch được trình bày như trong hình 6.17



Hình 6.17 Các dạng sóng trong mạch định thời sử dụng cổng NOR

Công thức tính thời gian tồn tại xung đơn ổn là

$$T \approx RCln2$$

6.3 IC NE555 và ứng dụng

IC timer NE555 rất phổ biến và rất dễ sử dụng trong các ứng dụng định thời từ 10 µs đến vài giờ. IC này có hai chế độ hoạt động là chế độ định thời và chế độ dao động tạo sóng vuông. Trong chế độ định thời thì khoảng thời gian được điều khiển bằng điện trở và tụ điện kết nối bên ngoài. Trong chế

độ dao động thì tần số và hệ số công tác được điều khiển bằng hai điện trở và một tụ điện kết nối bên ngoài. Sơ đồ chân và sơ đồ cấu tạo của IC NE555 được trình bày như trong hình 6.18 và 6.19.

Sơ đồ chân IC NE555



Hình 6.18 Sơ đồ chân IC NE555

Sơ đồ cấu tạo IC NE555



Hình 6.19 Sơ đồ cấu tạo của IC NE555

Bảng 6.1 Chức năng các chân IC NE555

Chân		I/O	Chức năng
Tên	Số		
Cont	5	I/O	Điều khiển ngưỡng so sánh, ngõ ra 2/3 V_{CC}, cho phép kết nối tụ điện xuống mass.
Disch	7	O	Ngõ ra transistor hở cực thu sử dụng để xả tụ điện định thời.

GND	1	-	Nối mass
Out	3	O	Tín hiệu ngõ ra
Reset	4	I	Ngõ vào Reset tác động mức thấp buộc ngõ ra xuống mức thấp.
Thres	6	I	Ngưỡng trên, kết thúc thời gian định thời, Thres > Cont ngõ ra mức thấp và xả điện.
Trig	2	I	Ngưỡng dưới, bắt đầu thời gian định thời, Trig < ½ Cont ngõ ra lên mức cao và bắt đầu nạp điện.
V_{CC}	8	-	Ngõ vào cung cấp nguồn, từ 4,5 V đến 16 V.

Mạch định thời sử dụng IC NE555

Mạch định thời sử dụng IC NE555 được trình bày như trong hình 6.20. Ngõ vào Thres (chân 6) và Disch (chân 7) nối chung với nhau và nối với điện trở R nối lên nguồn V_{CC} và nối với tụ C xuống mass. Giá trị R và C này được sử dụng để xác định thời gian của mạch. Ngõ vào Trig (chân 2) được sử dụng để làm ngõ vào kích xác định thời gian bắt đầu của xung đơn ổn. Ngõ ra xung đơn ổn được lấy tại ngõ ra Out (chân 3).

Khi cấp điện, ngõ vào V_i có mức điện áp cao nên ngõ vào S = 0, tụ C nạp đến điện áp V_C lớn hơn 2/3 V_{CC} thì ngõ vào R = 1 nên Q = 0 và ngõ ra tương ứng có V_{OUT} = 0, $\bar{Q}$ = 1 → transistor dẫn → tụ C xả qua mối nối CE transistor xuống mass. Khi tụ xả hết V_C = 0V → ngõ vào R = 0 → ngõ ra Q không thay đổi trạng thái. Q = 0 chính là trạng thái ổn định của mạch, trạng thái này được giữ cho đến khi có tác động ngõ vào Trig.



(a)



(b)

Hình 6.20 Sơ đồ nguyên lý mạch định thời sử dụng IC NE555

Khi tác động một xung mức thấp tại ngõ vào Trig (chân 2) → ngõ vào S = 1 (ngõ vào R = 0) → ngõ ra Q = 1, nên ngõ ra Out lên mức cao. Vì Q = 1 nên $\bar{Q}$ = 0 → transistor không dẫn → tụ C sẽ bắt đầu nạp như trong hình 6.21. Tụ C nạp từ giá trị $V_C = 0$ cho đến giá trị $V_C = 2/3V_{CC}$, thời gian nạp của tụ cũng chính là thời gian cần thiết lập của mạch phụ thuộc vào giá trị điện trở R và tụ C. Khi giá trị $V_C > 2/3V_{CC}$ thì ngõ vào R có mức cao (lúc này xung tác động ngõ vào Trig đã trở về mức cao nên ngõ vào S = 0) → ngõ ra Q = 0, ngõ ra Out xuống mức thấp. Vì Q = 0 nên $\bar{Q}$ = 1 → transistor dẫn.



(a)



(b)

Hình 6.21 Mô phỏng đường nạp của tụ C trong mạch đơn ổn.

Khi transistor dẫn → tụ C xả qua mối nối CE transistor xuống mass như trình bày trong hình 6.22. Khi tụ xả hết $V_C = 0V$ → ngõ vào R = 0 → ngõ ra Q không thay đổi trạng thái.



(a)



(b)

Hình 6.22 Sơ đồ mô phỏng đường xả của tụ C trong mạch đơn ổn

Các dạng sóng trong mạch đơn ổn được trình bày như trong hình 6.23



Hình 6.23 Các dạng sóng trong mạch đơn ổn (định thời)

Thời gian tồn tại xung đơn ổn được tính theo công thức

T = RCln3

Mạch định thời bắt đầu hoạt động khi có mức điện áp thấp kích vào Trig và trạng thái định thời chỉ kết thúc sau khi tín hiệu Trig lên mức cao tối thiểu 10 µs. Khi tín hiệu Trig xuống mức thấp thì thời gian trễ của bộ so sánh cũng khoảng 10 µs mới có ngõ vào S mức cao. Do đó, xung kích ngõ vào Trig có độ rộng xung nhỏ nhất là 10 µs.

Mạch dao động sử dụng IC NE555

Mạch dao động sử dụng IC NE555 được trình bày như trong hình 6.24. Trong đó R_1, R_2 và tụ C sử dụng để xác định thời gian nạp và xả của tụ C, tần số ngõ ra và hệ số công tác phụ thuộc vào các giá trị điện trở và tụ điện này. Ngõ vào Trig (chân 2) và ngõ vào Thres (chân 6) nối chung với nhau để cho mạch tự định thời và tự kích để tạo ngõ ra dao động. Tụ C nạp thông qua R_1 và R_2 và sau đó chỉ xả qua R_2 và giá trị điện áp nạp và xả trong tụ C từ 1/3 V_{CC} đến 2/3 V_{CC}. Thời gian nạp và xả không phụ thuộc vào nguồn cung cấp.



(a)



(b)

Hình 6.24 Sơ đồ nguyên lý mạch dao động sử dụng IC NE555

Nguyên lý hoạt động của mạch như sau

Khi cấp điện, giá trị điện áp trong ban đầu $V_C = 0$ V, nên $V_C < 1/3V_{CC} \rightarrow S = 1$, $R = 0$ nên ngõ ra $Q = 1$, $\bar{Q} = 0 \rightarrow$ transistor không dẫn nên tụ C nạp điện áp từ nguồn V_{CC} qua điện trở R_1 và R_2 (hình 6.25), điện áp V_C từ 0 V tăng dần lên.



(a)



(b)

Hình 6.25 Mô phỏng quá trình nạp tụ C trong mạch dao động

Khi $1/3V_{CC} < V_C < 2/3V_{CC}$ thì S = 0 và R = 0 → trạng thái ngõ ra không thay đổi nên tụ C tiếp tục nạp. Khi điện áp $V_C > 2/3V_{CC}$ thì S = 0 và R = 1 → Q xuống mức thấp nên ngõ ra Out cũng có mức thấp, vì Q = 0 nên $\bar{Q} = 1$ → transistor dẫn nên tụ C xả điện qua R_2 và transistor xuống mass được trình bày như trong hình 6.26.



(a)



(b)

Hình 6.26 Mô phỏng quá trình xả tụ C trong mạch dao động

Tụ điện bắt đầu xả đến khi $1/3V_{CC} < V_C < 2/3V_{CC}$ thì S = 0 và R = 0 → trạng thái ngõ ra không thay đổi nên tụ C tiếp tục xả. Khi điện áp $V_C < 1/3V_{CC}$ thì S = 1 và R = 0 → Q lên mức cao nên ngõ ra Out cũng có mức cao, vì Q = 1 nên $\bar{Q} = 0$ → transistor không dẫn nên tụ C không xả điện mà nó được nạp lại. Quá trình này cứ tiếp tục và ngõ ra liên tục chuyển đổi giữa mức cao và mức thấp tạo ra dạng sóng vuông. Dạng sóng ngõ ra và dạng sóng trên tụ C được trình bày như trong hình 6.27.



Hình 6.27 Dạng sóng ngõ ra và dạng sóng trên tụ C của mạch dao động

Thời gian ngõ ra mức cao T_{on} tương ứng là thời gian nạp của tụ C, tụ C nạp thông qua điện trở R_1 và R_2. Thời gian T_{on} được tính như sau:

$$T_{on} = (R_1 + R_2)C\ln 2$$

Thời gian ngõ ra mức cao T_{off} tương ứng là thời gian xả của tụ C, tụ C xả thông qua điện trở R_2 xuống mass. Thời gian T_{off} được tính như sau:

$$T_{off} = R_2C\ln 2$$

Chu kỳ T được tính bằng:

$$T = T_{on} + T_{off} = (R_1 + 2R_2)C\ln 2$$

Tần số của mạch được tính theo công thức:

$$f = \frac{1,44}{(R_1 + 2R_2)C}$$

Hệ số công tác của mạch dao động được tính:

$$HSCT = \frac{T_{on}}{T}.100\% = \left(1 - \frac{R_1}{R_1 + 2R_2}\right)100\%$$

Công thức tính HSCT này sử dụng cho mạch dao động như trong hình 6.24. Đối với mạch này thì HSCT luôn lớn hơn 50% vì $R_1 + R_2 > R_1$. Nếu chúng ta cần mạch dao động có độ rộng xung ra nhỏ hơn 50% tức là HSCT < 50% thì phải điều chỉnh thêm vào mạch hình 6.24 một diode D_1 nối song song với R_2 như trong hình 6.28.



Hình 6.28 Sơ đồ mạch dao động có hệ số công tác nhỏ hơn 50%

Ví dụ: Một mạch dao động sử dụng IC NE555 như trong hình 6.24 có tần số dao động 1KHz, với HSCT = 60%. Tìm các giá trị R_1, R_2 và C.

Giải:

Ta có: f = 1KHz → T = 1/f = 1ms

Với HSCT = 60% → $T_{on}/T = 0,6$ → $T_{on} = 0,6T = 0,6ms$

$T_{off} = T - T_{on} = 1ms - 0,6ms = 0,4ms$

Suy ra: $\begin{cases}(R_1 + R_2)Cln2 = 0,6ms \\ R_2Cln2 = 0,4ms\end{cases}$

Chọn C = 0,1μF → $R_2 = \frac{0,4ms}{0,7.0,1\mu F} = 5,71K\Omega$

Và: $R_1 + R_2 = \frac{0,6ms}{0,7.0,1\mu F} = 8,57K\Omega$

Do đó: $R_1 = 8,57K\Omega - R_2 = 8,57K\Omega - 5,71K\Omega = 2,86K\Omega$

Kết quả: $\begin{cases}R_1 = 2,86K\Omega \\ R_2 = 5,71K\Omega \\ C = 0,1\mu F\end{cases}$

BÀI TẬP

Bài 6.1 Cho mạch dao động như hình vẽ



a. Cho C1 = C2 = 1uF, R3 = 1K. Tính R1 và R2 để cho tần số ngõ ra Q là 500Hz với HSCT = 60%

b. Cho R1 = R2 = 10K, R3 = 5K. Tính C1 và C2 để cho tần số ngõ ra Q là 1KHz với HSCT = 40%

Bài 6.2 Cho mạch dao động như hình vẽ



a. Cho tần số ngõ ra là 2KHz với HSCT = 70%. Tìm R1 và R2 khi C = 1uF

b. Cho tần số ngõ ra là 10KHz với HSCT = 80%. Hãy vẽ lại mạch và tính các giá trị linh kiện

Bài 6.3 Hãy vẽ mạch định thời dùng IC555 và tính toán các giá trị cần thiết để cho độ rộng xung ra là

a. 1s

b. 15s

c. 30s